Компьютеры
23 сентября 2009 в 06:37

IDF: представлены первые микросхемы, изготовленные по нормам 22 нм технологического процесса

В Сан-Франциско стартовал Форум Intel для разработчиков (Intel Developer Forum, IDF). Генеральный директор и президент корпорации Intel Пол Отеллини (Paul Otellini) продемонстрировал первые образцы микросхем, изготовленных согласно нормам 22 нм технологического процесса. В чипах, анонсированных спустя два года после освоения 32-нм технологического процесса, реализовано третье поколение технологии Hi-K с металлическим затвором. Новая разработка в очередной раз подтвердила, что закон Мура благополучно перешагнул условный рубеж, за которым, по мнению экспертов, полупроводниковая промышленность должна была бы столкнуться с неразрешимыми проблемами.  

Пол Отеллини с 22 нм пластиной

Работоспособность 22 нм технологии, пригодность нового производственного процесса и надежность продуктов тестируются на модулях памяти SRAM. Только после достижения успеха с этими изделиями по новой технологии начинают выпускаться процессоры нового поколения. В настоящее время Intel работает над освоением 22 нм технологии при массовом производстве микросхем. 22 нм тестовые микросхемы представляют собой память SRAM и логические модули. SRAM-ячейки размером 0,108 и 0,092 мкм2 функционируют в составе массивов по 364 млн бит. Ячейка площадью 0,108 мкм2 оптимизирована для работы в низковольтной среде, а ячейка площадью 0,092 мкм2 является самой миниатюрной из известных сегодня ячеек SRAM.

22 нм SRAM

На образце размером с ноготь человека размещено 2,9 млрд транзисторов при плотности примерно вдвое выше, чем в чипах, изготовленных в соответствии с 32 нм технологией. 22 нм элементы формируются при литографии путем экспонирования маски светом длиной волны 193 нм. Как отмечает Intel, освоение 22 нм технологии позволяет продолжить воплощать в жизнь предсказанные законом Мура принципы: уменьшение размеров транзисторов, увеличение производительности процессоров в расчете на каждый ватт потребляемой мощности и сокращение себестоимости чипов.